Searching PAJ

第1頁,共1頁

PATENT ABSTRACTS OF JAPAN

Cite No. 15.

(11)Publication number:

05-347520

(43) Date of publication of application: 27.12.1993

(51)Int.Cl.

H036 3/12

(21)Application number: 04-153469

(22)Date of filing:

(71)Applicant: TOSHIBA CORP

12.06,1992


(72)Inventor: NAKAMURA AKIHISA

(54) VARIABLE AMPLIFICATION FACTOR ANALOG AMPLIFIER DEVICE

(57)Abstract:

PURPOSE: To realize the conversion for making high accuracy and a high frequency band in an variable amplification factor analog amplifier device being a gain block.

CONSTITUTION: For instance, the digital signal of 4 bits from a CPU is decoded by a decoder DEC1, by which one of analog switches SW1-SW16 for selecting a resistance is selected. Also, the digital signal of 4 bits from the CPU is decoded simultaneously by a decoder DEC2. Also, this device is constituted so that the value of a suitable feedback capacitor is determined by selecting analog switches SW21-SW27 for selecting the feedback capacitor for a feedback capacitance setting part 13.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出與公開番号

特開平5-347520

(43)公開日 平成 5年(1993)12月27日

(51)IntCL' H 0 3 C 3/12

缺别配号

庁内整理番号

7350-5 J

FI

技術表示簡衍

審査器求 未請求 請求項の数3(全 6 頁)

(21)出願册号

特翰平4-153469

(22)出題日

平成 4 年(1992) 6 月12日

(71)出版人 000003078

株式会社東芝

神姦川県川崎市や区場川町72番地

(72)発明者 中村 明久

神奈川県川崎市率区柳町70番地 株式会社

坚定朝町工場内


(74)八萬人 介理士 鈴江 武彦

(54) 【発明の名称 】 増幅率可変アナログ増幅装置

(57)【要約】

【目的】本発明は、ゲインブロックなる増幅率可変アナログ増幅装置において、高精度化、高帯域化を実現できるようにすることを最も主要な特徴とする。

【構成】たとえば、CPUからの4ビットのデジタル位 号をデコーダDEC1によってデコードし、これにより 抵抗選択用のアナログスイッチSW1~SW16の1つ を選択する。また、CPUからの4ビットのデジタル信 号を、岡時に、デコーグDBC2によってデコードする。そして、帰還容量設定部13の帰還コンデンサ選択 用アナログスイッチSW21~SW27を選択することにより、適当な帰還コンデンサの値を決定する構成となっている。



【特許請求の範囲】

【請求項1】 直列に接続された複数の入力抵抗と、 この入力抵抗のそれぞれを選択すべく設けられた複数の アナログスイッチと、

このアナログスイッチを制御して前記入力抵抗の1つを 選択する選択手段と、

この選択手段で選択された前記入力抵抗に応じて増結率が可変されるオペアンアとを具備したことを特徴とする 増幅率可変アナログ増幅装置。

このアナログスイッチを制御して前記入力抵抗の1つを 選択する選択手段と、

この選択手段で選択された前記入力抵抗に応じて増幅率 か可変されるオペアンプと、

前記選択手段で選択された前記入力抵抗の均幅率に対する帰還容量を決定する決定手段とを具備したことを特徴とする均標率可変アナログ増幅装置。

このアナログスイッチを制御して前記入力抵抗の1つを 選択する選択手段と、

この選択手段で選択された前記入力抵抗に応じて填縮率が可変されるオペアンプと、

複数の帰避容量を有し、前記選択手段による前記入力抵抗の選択に連動して帰還容量を切り換える切換手段とを 具備したことを特徴とする増幅率可変アナログ増幅装

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、たとえば光ディスク 装置のサーボ制御などに用いて好適なゲインブロックと 称される増幅率可変アナログ増幅装置に関する。

[0002]

【従来の技術】従来のゲインブロックは、たとえば図4に示すように、オペアンプ(OP1)の反転入力端子と出力端子との間に抵抗RとスイッチSWとを専列に挿入し、それを変化させたいステップ数(たとえば、16)分だけ用意してアリント基板上に構成するか、または図5に示すように、オペアンプOP1と8ビットの抵抗ラグ一型DAコンバータ(DAC)とで構成されていた。【00031これら、いずれのゲインブロックも、アナログ信号の入力はアナログ入力端子から、そして、ゲインの切り換えはデジタル入力端子からそれぞれ行うものであった。

【0004】しかしながら、調デインブロックとも個別 業子であり、たとえ高精度な抵抗を使用したとしても、 各業子間を結ぶ配線容量、ボンディングワイヤ部の容量 50 などがオペアンプの入力容量を増やし、このため高ゲイン特度、高帯域なゲインブロックは実現できない。 【0005】また、後者のゲインブロックをLSI化しようとした場合にも、DAC内には多数のアナログスイッチが存在するため(8ビットDAGの場合で256個)、これがオペアンプの入力容量を増やすことにな

る。たとえ、帰還容量の挿入によってアンアの安定性が 取れるとしても、かなり大きな帰還容量が必要となるため、アンプの時定数が大きくなる(フェーズエラーが大 10 きくなる)などの問題があった。

[0006]

【発明が解決しようとする課題】上記したように、従来 においては、抵抗の精度のばらつきやスイッチの数の多 さなどがオペアンプの入力容量を増す原因となり、応答 時間や周波数特性の現化を招くなど、LS1化しずらい という欠点があった。そこで、この発明は、高精度化、 高帯域化を実現でき、特にLS1の低碳化が可能な増幅 率可変アナログ増幅装置を提供することを目的としてい る。

20. [0007]

【課題を解決するための手段】上記の目的を達成するために、この発明の増縮率可変アナログ増縮装置にあっては、直列に接続された複数の入力抵抗と、この入力抵抗のそれぞれを選択すべく設けられた複数のアナログスイッチと、このアナログスイッチを制御して前記入力抵抗の1つを選択する選択手段と、この選択手段で選択された前記入力抵抗に応じて増幅率が可変されるオペアンアとから構成されている。

【0008】また、この発明の増額率可変アナログ増幅 30 装置にあっては、随列に接続された複数の入力抵抗と、 この入力抵抗のそれぞれを選択すべく設けられた複数の アナログスイッチと、このアナログスイッチを制御して 前記入力抵抗の1つを選択する選択手段と、この選択手段で選択された前記入力抵抗に応じて増額率が可変され るオペアンプと、前記選択手段で選択された前記入力抵 抗の地報率に対する帰還容量を決定する決定手段とから 構成されている。

【0009】さらに、この発明の増幅率可変アナログ増幅接職にあっては、直列に接続された複数の入力抵抗 と、この入力抵抗のそれぞれを選択すべく設けられた複数のアナログスイッチと、このアナログスイッチを制御して前記入力抵抗の1つを選択する選択手段と、この選択手段で選択された前記入力抵抗に応じて増福率が可変されるオペアンプと、複数の帰還容量を有し、前記選択手段による前記入力抵抗の選択に連動して帰還容量を切り換える切換手段とから構成されている。

[0010]

【作用】この発明は、上記した手段により、LSI化による各素子園の配線容量やボンディングワイヤ部の容量 を低減することができるようになるため、オペアンプの BEST AVAILABLE COPY

(3)

特別平5-347520

入力容量の大幅な減少が可能となるものである。 [0011]

【実施例】以下、この発明の一実施例について図面を参 照して説明する。図1は、本発明にかかるゲインブロッ クの基本構成を示すものである。

【0012】すなわち、このゲインブロックは、非反転 入力場子の電圧が+2.5VとされたオペアンプOP 1、このオペアンプOP1の出力端子12とアナログ入 力端子11との間に直列に接続された複数(ここでは、 1~R17の接続点と上記オペアンプOP1の反転入力 - 端子との間に並列に接続された抵抗選択用のアナログス イッチSW1~SW16、上記オペアンプOP1の反転 入力増子とアナログ出力増子12との間に設けられた場 遺容量設定部13、および図示していないCPUからの 4ビットのデジタル入力をデコードし、上記の抵抗選択 用のアナログスイッチSW1~SW16の1つを選択す るデコーダDEC1、並びに、上記の帰還容量設定部し 3の帰還容量を決定するデコーダDEC2によって構成 されている.

【0013】帰還容量設定部13は、たとえば8つの帰 週コンデンサC1~C8を並列に接続するとともに、こ の帰還コンデンサC1~C8のうち、帰還コンデンサロ 8を除く、7つの帰還コンデンサC1~C7にそれぞれ 直列に接続された。7つの帰還コンデンサ選択用アナログ スイッチSW21~SW27とからなっている。

【0014】しかして、CPUからの4ピットのデジタ ル信号はデコーダDEC1によってデコードされ、これ・ により抵抗選択用のアナログスイッチSW1~SW16 ジタル信号は、岡時に、デコーダDEC2によってデコ ードされ、これにより帰還容量設定部13の帰還コンデ ンサ選択用アナログスイッチSW21~SW27が選択 されて適当な帰還コンデンサの値が決定される。

【0015】なお、本実施例においては、名アナログス イッチSW1~SW17、SW21~SW27をNチャ ンネルMOSとPチャンネルMOSとで構成し、かつN チャンネルMOSとPチャンネルMOSのゲートをなす ボリシリコンゲートのチャンネル幅およびチャンネル長 を調整することで、アナログスイッチの性能の改善を図 っている。

【0016】このような構成によれば、LSI化する際 に、各業子間を結ぶ配線容量およびボンディングワイヤ 部の容量の低減が図れるため、オペアンプの入力容量の 大幅な減少が可能となり、よって高精度で、しかも高常 域なゲインブロックを実現できる。

【0017】また、オペアンプの入力容量の減少だけで なく、抵抗節の均一化、ゲイン抵抗の共通化などによっ てLSIのチップ領債を削減できるため、コストダウン 6図れる.

【0018】特に、上記した改資を行ってもオペアンプ の入力容量をゼロにはできないので、帰還容量の最適化 を可変容量とすることで、アンプの安定性の向上、フェ ーズエラーが大きくなることによる精度の改善を実現す るようにしている。図2は、上記したゲインブロック を、光ディスクドライブのフォーカスサーボ系に適用し た場合を例に示すものである。

【0019】この系は、ISO(国際標準化機構)で定 められた光ディスクの軸方向の規格[面振れ景士261 17個)のゲイン設定用の抵抗R1~R17、各抵抗R 10 以下(回転モータのターンテーブルの特度を含む);面 振れ加速度±10m/s² 以下at30Hzlに対し て、光スポットの魚点をある範囲以内で退促させるもの TAG.

> 【0020】すなわち、本フォーカスサーボ系は、光デ ィスク(図示していない)からの反射光より得られるフ ォーカスエラー信号の振幅を一定化させるためのAGC (オートゲインコントロール) 凹路21、ループゲイン を…定に補正するためのゲインブロック22、5日日ロー pの増幅器23、位相進み構成フィルタ24、定電流ド 20 ライブ回路 25、光ディスクとの距離を一定に保つべく 対物レンズ(図示していない)を光軸方向に駆動するフ キーカスアクチュエータ26、および複算器27などか らなっている。

【0021】この場合、上記のゲインブロック22、増 **幅器23、および位相識み補償フィルタ24がLSI化** されている。また、便宜上、AGC以前の光電変換やI /V変換などについては省略している。

【0022】しかして、フォーカスエラー個号が供給さ れると、まず、AGC回路21によってレベルシフトさ の1つが選択される。また、GPUからの4ビットのデ 30 れる。そして、その出力は、あるゲインに関定されたゲ インプロック22によって微調整された後、増格器23 で増悩され、さらに、位相進み補償フィルタ24を介し て定電液ドライブ回路 25に供給される。このドライブ 回路25の出力でフォーカスアクチュエータ26が駆動 されることにより、対物レンズが光軸方向に移動され

> 【0023】ここでは、上記アクチュエータ26の駆動 量が減算器27にフィードバックされてフォーカスエラ 一億号との差が求められることにより、その差が収束す る、つまり光ディスク上で光スポットが宿時ジャストフ ォーカスとなるように、出力が一定 (固定) となるよう に働く、闘3は、上記したゲインブロックを、光ディス クドライブのラジアル (または、トラッキング) サーボ 系に適用した場合を例に示すものである。

【0024】この系は、上記180で定められた光ディ スクの半径方向の規格 [解芯7 O μm P P 以下 (回転モ ータとディスクの軸ずれを含む): (新記加速度3m/s * 以下a t 1800 r. p. m] に対して、光スポット のオフトラック量をある範囲以内で追促させる(トレー スモード)、または近接トラック (たとえば、13トラ

(4)

特開平5-347520

ック以内)に光スポットを移動させる(ジャンプモード)、または13トラック以上離れたトラックに図示せ ぬ光学へッドを移動させる(シークモード)、さらには 光学ヘッドをホームポジション位置に退避させる(ホームポジションモード)ものである。

【0025】すなわち、本ラジアルサーボ系は、トラッ クエラー信号の振幅を一定化させるためのAGC回路3 1、ループゲインが一定となるように補正するためのゲ インプロック32、位相進み補償フィルタ33、ハイパ スフィルタ34、定電液ドライブ凹路35、ガルバノミ 10 ラー (図示していない) を駆動するガルバノアクチュエ 一ク36、上記位相進み補償フィルタ33の出力が供給 されるローパスフィルタ37、上記AGC回路31の出 力を補正するためのゲインプロック38、このゲインブ ロック38の出力が供給される比較器39、トラックク - ロス僑号(TCS)が供給される比較器40、シーク制 | 脚関路41、D/Aコンバータ42、このD/Aコンバ ータ42の出力を補正するためのゲインブロック43、 このゲインブロック43の出力または上記ローパスフィ ルタ37の出力が選択的に入力される定電流ドライブ回 路44、光学ヘッドを移動するリニアモータ45、およ び減算器すらなどからなっている。

【0026】この場合、上記のゲインブロック32.38.43、位相進み補償フィルタ33、ハイバスフィルタ34、ローバスフィルタ37、シーク制即回路41、およびD/Aコンバータ42がLSI化されている。【0027】しかして、トレースモードでは、トラックエラー信号が供給されると、まず、AGC回路31によってレベルシフトされる。そして、その出力は、あるゲインに固定されたゲインブロック32によって微調整さ 30れた後、位相進み補償フィルタ33およびハイバスフィルタ34を介して定電流ドライブ回路35に供給される。このドライブ回路35の出力でガルバノアクチュエータ36が駆動されることにより、ガルバノミラーが光軸と直交する方向に移動される。

【0028】また、位相進み補償フィルタ33の出力がローパスフィルタ37に入力され、さらに定電流ドライブ回路44に供給される。このドライブ回路44の出力でリニアモータ45が駆動されることにより、光学ヘッドが光軸と販交する方向に移動される。

【0029】ここでは、上記したアクチュエータ36およびリニアモータ45の駆動量が減算器46にフィードバックされてトラックエラー信号との差が求められることにより、その差が収束する、つまり光ディスクのトラック上を光スポットが追促するように、出力が一定(固定)となるように働く。

【0030】一方、シークモードでは、トラックエラー

信号が供給されると、まず、AGC関路31によってレベルシフトされる。そして、その出力は、あるゲインに 固定されたゲインブロック38によって振幅がノルマライズされ、さらに比較器39で2億化された後、シーク 制御回路41に供給される。

【0031】また、トラッククロス信号が比較器40によって2値化され、この2値化信号がシーク制御回路41に供給されることによって速度制御信号が生成される。この速度制御信号は、D/Aコンバータ42、ゲインブロック43および定電流ドライブ回路44を介してリニアモータ45に供給される、これにより、光学ヘッドが光ディスクの半径方向、つまりトラックを横切って目的のトラックに移動される。なお、ホームボジションモードについての説明は、本発明と直接の関係がないので創受する。

【0032】上記した各サーボ系に用いたゲインブロックは、基本的には入力信号の振幅をノルマライズするためのものであり、得ようとするゲイン組は異なるが、ゲイン幅は同一であり、必要なゲイン網は適用する光ディスクドライブの特性に反じて製造時にあらかじめ決定されるものである。このような回路構成によれば、高特度で、かつ高速なサーボ動作およびシーク動作が可能な光ディスクドライブを実現できる。その他、この発明の要旨を変えない範囲において、種々変形実施可能なことは初論である。

(EEOO)

【発明の効果】以上、詳述したようにこの発明によれば、高精度化、高帯域化を実現でき、特にし51の低脈化が可能な増編率可変アナログ増幅装置を提供できる。 【図面の簡単な説明】

【図1】この発明の一実施例にかかるゲインブロックの 基本構成を示す回路図。

【図2】同じく、光ディスクドライブのフォーカスサー ボ系に適用した場合を例に示すブロック図。

【図3】同じく、光ディスクドライブのラジアルサーボ 系に適用した場合を例に示すプロック図。

【図4】従来技術とその問題点を説明するために示す、 抵抗とスイッチとで構成したゲインブロックの問路図。 【図5】同じく、オペアンアとDACとで構成したゲイ 40 ンブロックの回路図。


【符号の説明】

11…アナログ入力喝予、12…アナログ出力場予、13…帰瀬容量設定部、OP1…オペアンア、R1~R17…ゲイン設定用抵抗、SW1~SW16…抵抗選択用アナログスイッチ、DEC1, DEC2…デコーゲ、C1~C8…帰週コンデンサ、SW21~SW27…帰週コンデンサ選択用アナログスイッチ。


(5)

特開平5-347520


【図1】



[図2]





【図3】



(6)

特別平5~347520





EST AVAILABLE COPY